전자회로일반적인 CMOS 공정을 사용하여 구현한 회로에서 발생할 수 있는 latch-up 현상에 대한 설명으로 옳은 것은?1반도체 집적회로를 위한 레이아웃(layout)에서 PMOS와 NMOS 트랜지스터를 가능한 한 근접하게 배열하고, 또한 PMOS와 NMOS의 drain 면적을 넓게 할수록 latch-up 현상 발생 가능성은 줄어든다.2Latch-up 현상은 CMOS 반도체 공정을 사용하여 회로를 구현할 때 생기는 기생 bipolar 트랜지스터들의 상호작용으로 발생한다.3PMOS와 NMOS 트랜지스터로 구현된 회로의 입/출력 신호가 빠른 rising과 falling 시간을 갖도록 설계하면 latch-up 현상은 발생하지 않는다.4Latch-up 현상이 발생하면 회로의 동작속도가 크게 증가 하므로 성능면에서 긍정적인 측면도 많다. 정답 확인정답 3번PMOS와 NMOS 트랜지스터로 구현된 회로의 입/출력 신호가 빠른 rising과 falling 시간을 갖도록 설계하면 latch-up 현상은 발생하지 않는다.참고 자료 · 인사혁신처 2016년 7급 공개경쟁채용시험 전자회로 5책형 문제지·최종정답공식 문제지와 최종정답을 문항별로 대조한 기출문제입니다.이전 문제다음 트랜지스터는 활성(active)영역에서 동작하도록…다음 문제다음 MOSFET 바이어스 회로에서 트랜지스터 은 포…